基于CPU-FPGA的SoC实验系统设计

王丽杰, 钱俊宏, 何俊峰, 王蕊, 贺媛, 刘凤敏, 张彤

吉林大学学报(信息科学版) ›› 2025, Vol. 43 ›› Issue (03) : 518-523. DOI: 10.19292/j.cnki.jdxxp.2025.03.017

基于CPU-FPGA的SoC实验系统设计

  • 王丽杰, 钱俊宏, 何俊峰, 王蕊, 贺媛, 刘凤敏, 张彤
作者信息 +
History +

摘要

针对现有微电子与集成电路专业课程大多以理论为主,缺少仿真实验,FPGA(Field Programmable Gate Array)实操类实验项目严重不足的问题,设计了一套基于CPU(Central Processing Unit)-FPGA的SoC(System on Chip)实验系统。利用ModelSim等仿真工具,以FPGA为开发平台实现CPU系统功能。以RISC-V(Reduced Instruction Set Computer)精简指令集为该CPU的指令集,以模块化为设计思想,从微处理器的局部到总体设计5级流水线CPU。系统融合了软硬件开发,能激发学生的学习兴趣。搭建的实验平台逐步实现CPU的配置与指令集至整个CPU的架构、编程、仿真、下载与调试,使学生对FPGA实现集成电路系统设计有深入理解,有助于专业理论课程的学习。通过将OBE(Outcomes-Based Education)教学理论应用于集成电路EDA(Electronic Design Automation)课程的仿真实验结果表明,这种设计方法与内容适用于产学研相结合,并能提高学生创新创业能力。

关键词

中央处理器 / 现场可编程门阵列 / 实验系统 / 流水线技术

中图分类号

G642.423 / TN40-4

引用本文

导出引用
王丽杰, 钱俊宏, 何俊峰, 王蕊, 贺媛, 刘凤敏, 张彤. 基于CPU-FPGA的SoC实验系统设计. 吉林大学学报(信息科学版). 2025, 43(03): 518-523 https://doi.org/10.19292/j.cnki.jdxxp.2025.03.017

基金

吉林大学本科教学改革研究基金资助项目(2021XZC054)

评论

Accesses

Citation

Detail

段落导航
相关文章

/