为了解决高密度、集成化高速PCB中传输线因走线空间有限，走线设计不当所带来的信号完整性问题，采用理论分析、经验值设计、仿真分析的手段对8层高速PCB设计进行研究.分析高速PCB走线设计对传输线反射、串扰等信号完整性问题的影响.在PCB布线完成后，通过SIwave软件仿真对PCB传输线线宽、线间距和阻抗值大小对信号完整性的影响进行研究，验证设计经验值3 W间距和50Ω阻抗的可靠性.指导PCB信号走线设计，达到信号的完整性，以期为实际工程实践应用提供参考和借鉴.