灵敏放大触发器是高速串行通信中常用的一种采样电路模块,它将串行低压差分信号转换为单端非归零信号。为克服传统灵敏放大触发器在电源电压较高的条件下放电速度慢导致需要较高的差分信号摆幅的缺点,设计了一种高速串行信号灵敏放大采样触发器,通过增加节点放电支路,加快放电过程,减少了传输延时,降低了对输入差分信号摆幅的要求。低延时灵敏放大触发器基于0.13μm CMOS工艺设计,电源电压3.3 V。芯片版图后仿真结果表明,改进后的灵敏放大触发器延时比传统的触发器减少了20 ps,对输入差分信号的摆幅要求降低了100 mV,更适合高速串行信号通信系统的应用。