该文设计了一款16位、转换速率为625 kS/s的逐次逼近寄存器型模数转换器（SAR ADC）。改进的采样保持电路结构，优化了采样线性度和噪声性能。采用分段结构设计电容型数模转换器并使用混合方式的电容切换方案，减小面积和能耗。利用扰动注入技术提升ADC的线性度。比较器采用两级积分型预放大器减小噪声，利用输出失调存储技术及优化的电路设计减小了比较器失调电压和失调校准引入的噪声，优化并提升了比较器速度。芯片采用CMOS 0.18μm工艺设计和流片，ADC核心面积为1.15 mm~2。测试结果表明，在1 kHz正弦信号输入下，ADC差分输入峰峰值幅度达8.8 V，信纳比为85.9 dB，无杂散动态范围为110 dB，微分非线性为-0.27/+0.32 LSB，积分非线性为-0.58/+0.53 LSB，功耗为4.31 mW。